أصبح تغليف وتبريد IC هو المفتاح لتحسين أداء الرقاقة
مع التحسين المستمر للتدريب وطلب تطبيقات الاستدلال للمنتجات الطرفية مثل الخوادم ومراكز البيانات في مجال الذكاء الاصطناعي ، يتم دفع رقاقة HPC للتطوير في تغليف 2.5d / 3d IC.
بأخذ هندسة التغليف 2.5d / 3d IC كمثال ، فإن تكامل الذاكرة والمعالج في التجميع أو التراص ثلاثي الأبعاد التصاعدي سيساعد على تحسين كفاءة الحوسبة ؛ في جزء آلية تبديد الحرارة ، يمكن إدخال طبقة الموصلية الحرارية العالية في الطرف العلوي من الذاكرة HBM أو طريقة التبريد السائل ، وذلك لتحسين نقل الحرارة ذي الصلة وقوة الحوسبة الرقيقة.
هيكل التعبئة والتغليف 2.5d / 3d IC الحالي لا يمد عرض خط نظام رقاقة واحدة SOC عالي الترتيب ، والذي لا يمكن تصغيره في نفس الوقت ، مثل الذاكرة ، RF للاتصال وشريحة المعالج. مع النمو السريع لتطبيق المحطات الطرفية مثل الخادم ومركز البيانات في سوق شرائح HPC ، فإنه يقود التوسع المستمر لسيناريوهات التطبيق مثل التدريب الميداني للذكاء الاصطناعي) والاستدلال ، والقيادة مثل TSMC و Intel Samsung و Sunmoon وغيرها من الشركات المصنعة للرقائق ، كرس مصنعو IDM والتعبئة والاختبار OEM وغيرها من الشركات المصنعة الكبيرة نفسها لتطوير تكنولوجيا التعبئة والتغليف ذات الصلة.
وفقًا لاتجاه التحسين لبنية التعبئة والتغليف 2.5d / 3d IC ، يمكن تقسيمها تقريبًا إلى نوعين من خلال تحسين التكلفة والكفاءة.
1. أولاً ، بعد تكوين مجموعة من الذاكرة والمعالجات واستخدام حل التكديس ثلاثي الأبعاد ، نحاول حل المشكلات التي تنتشر فيها رقائق المعالج (مثل CPU و GPU و ASIC و SOC) في كل مكان ولا يمكن دمج كفاءة التشغيل . علاوة على ذلك ، يتم تجميع ذاكرة HBM معًا ، ويتم دمج إمكانات تخزين البيانات ونقلها لبعضها البعض. أخيرًا ، يتم تكديس مجموعة الذاكرة والمعالج لأعلى ولأسفل في شكل ثلاثي الأبعاد لتشكيل بنية حوسبة فعالة ، وذلك لتحسين كفاءة الحوسبة الإجمالية بشكل فعال.
2. يتم حقن السائل المضاد للتآكل في رقاقة المعالج والذاكرة لتشكيل محلول تبريد سائل ، في محاولة لتحسين التوصيل الحراري للطاقة الحرارية من خلال نقل السائل ، وذلك لزيادة سرعة تبديد الحرارة وكفاءة التشغيل.
في الوقت الحالي ، فإن بنية التغليف وآلية تبديد الحرارة ليست مثالية ، وسيصبح هذا مؤشر تحسين مهم لتحسين قوة الحوسبة للرقاقة في المستقبل.
